XC6SLX45-2FGG484C XILINX FPGA, SPARTAN-6, 316 /, FBGA-484

Gambaran umum

Keluarga Spartan®-6 menyediakan kemampuan integrasi sistem terdepan dengan total biaya terendah untuk aplikasi volume tinggi.Keluarga tiga belas anggota memberikan kepadatan yang diperluas mulai dari 3.840 hingga 147.443 sel logika, dengan setengah konsumsi daya keluarga Spartan sebelumnya, dan konektivitas yang lebih cepat dan lebih komprehensif.Dibangun di atas teknologi proses tembaga berdaya rendah 45 nm yang matang yang memberikan keseimbangan optimal antara biaya, daya, dan kinerja, keluarga Spartan-6 menawarkan logika tabel pencarian 6-input (LUT) register ganda yang lebih efisien dan banyak pilihan blok tingkat sistem bawaan.Ini termasuk RAM blok 18 Kb (2 x 9 Kb), irisan DSP48A1 generasi kedua, pengontrol memori SDRAM, blok manajemen jam mode campuran yang disempurnakan, teknologi SelectIO™, blok transceiver serial kecepatan tinggi yang dioptimalkan daya, blok Endpoint yang kompatibel dengan PCI Express®, lanjutan mode manajemen daya tingkat sistem, opsi konfigurasi deteksi otomatis, dan keamanan IP yang ditingkatkan dengan perlindungan AES dan DNA Perangkat.Fitur-fitur ini memberikan alternatif yang dapat diprogram berbiaya rendah untuk produk ASIC khusus dengan kemudahan penggunaan yang belum pernah terjadi sebelumnya.Spartan-6 FPGA menawarkan solusi terbaik untuk desain logika volume tinggi, desain DSP yang berorientasi konsumen, dan aplikasi tertanam yang sensitif terhadap biaya.Spartan-6 FPGA adalah fondasi silikon yang dapat diprogram untuk Targeted Design Platforms yang menghadirkan komponen perangkat lunak dan perangkat keras terintegrasi yang memungkinkan desainer untuk fokus pada inovasi segera setelah siklus pengembangan mereka dimulai.

Ringkasan Fitur Spartan-6 FPGA

• Keluarga Spartan-6: • Spartan-6 LX FPGA: Logika dioptimalkan • Spartan-6 LXT FPGA: Konektivitas serial kecepatan tinggi • Didesain dengan biaya rendah • Beberapa blok terintegrasi yang efisien • Pilihan standar I/O yang dioptimalkan • Bantalan yang tidak rata • Tinggi -volume paket plastik berikat kawat • Daya statis dan dinamis rendah • Proses 45 nm dioptimalkan untuk biaya dan daya rendah • Mode matikan daya hibernasi untuk daya nol • Mode tunda mempertahankan status dan konfigurasi dengan bangun multi-pin, peningkatan kontrol • Tegangan inti 1.0V berdaya rendah (LX FPGA, -1L saja) • Tegangan inti 1.2V berkinerja tinggi (FPGA LX dan LXT, -2, -3, dan -3N kecepatan) • SelectIO™ multi-tegangan multi-standar bank antarmuka • Kecepatan transfer data hingga 1.080 Mb/s per I/O diferensial • Drive keluaran yang dapat dipilih, hingga 24 mA per pin • Standar dan protokol 3.3V hingga 1.2VI/O • Antarmuka memori HSTL dan SSTL berbiaya rendah • Panas kepatuhan swap • Tingkat perubahan tegangan I/O yang dapat disesuaikan untuk meningkatkan integritas sinyal • Transceiver serial GTP berkecepatan tinggi di LXT FPGA • Hingga 3,2 Gb/dtk • Antarmuka berkecepatan tinggi termasuk: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort, dan XAUI • Blok Endpoint Terintegrasi untuk desain PCI Express (LXT) • Dukungan teknologi PCI® berbiaya rendah yang kompatibel dengan spesifikasi 33 MHz, 32- dan 64-bit.• Irisan DSP48A1 yang efisien • Pemrosesan sinyal dan aritmatika performa tinggi • Pengganda 18 x 18 yang cepat dan akumulator 48-bit • Kemampuan perpipaan dan kaskade • Pra-penambah untuk membantu aplikasi filter • Blok Pengontrol Memori Terintegrasi • DDR, DDR2, DDR3, dan LPDDR dukungan • Kecepatan data hingga 800 Mb/dtk (bandwidth puncak 12,8 Gb/dtk) • Struktur bus multi-port dengan FIFO independen untuk mengurangi masalah pengaturan waktu desain • Sumber daya logika yang melimpah dengan peningkatan kapasitas logika • Register geser opsional atau dukungan RAM terdistribusi • Efisien 6-input LUT meningkatkan kinerja dan meminimalkan daya • LUT dengan dual flip-flop untuk aplikasi pipeline centric • Block RAM dengan berbagai granularity • Fast block RAM dengan byte write enable • 18 Kb block yang dapat diprogram secara opsional sebagai dua independen 9 RAM blok Kb • Ubin Manajemen Jam (CMT) untuk kinerja yang ditingkatkan • Kebisingan rendah, pencatatan jam kerja yang fleksibel • Pengelola Jam Digital (DCM) menghilangkan kemiringan jam dan distorsi siklus kerja • Penguncian Fased Loop (PLL) untuk clocking jitter rendah • Sintesis frekuensi dengan perkalian, pembagian, dan pergeseran fase simultan • Enam belas jaringan clock global low-skew • Konfigurasi yang disederhanakan, mendukung standar berbiaya rendah • Konfigurasi deteksi otomatis 2-pin • Ketiga luas -party SPI (hingga x4) dan dukungan flash NOR • Flash Platform Xilinx yang kaya fitur dengan JTAG • Dukungan MultiBoot untuk peningkatan jarak jauh dengan beberapa bitstream, menggunakan perlindungan pengawas • Keamanan yang ditingkatkan untuk perlindungan desain • Pengidentifikasi DNA Perangkat Unik untuk otentikasi desain • AES bitstream enkripsi di perangkat yang lebih besar • Pemrosesan tertanam yang lebih cepat dengan prosesor lunak MicroBlaze™ yang disempurnakan dan berbiaya rendah • IP dan desain referensi terdepan di industri